動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器
時(shí)間：
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器是使用FET柵極和電容器作為存儲(chǔ)元件的MOS存儲(chǔ)器，并且輸入數(shù)據(jù)以動(dòng)態(tài)形式存儲(chǔ)。 DRAM只能在短時(shí)間內(nèi)保存數(shù)據(jù)。
為了保持?jǐn)?shù)據(jù)，DRAM必須每隔一段時(shí)間刷新一次。如果未刷新存儲(chǔ)單元，則數(shù)據(jù)將丟失。
最初，DRAM用于關(guān)鍵內(nèi)存。由于電容器實(shí)際上存在泄漏現(xiàn)象，因此電位差不足并且存儲(chǔ)器消失。
因此，除非周期性地周期性地對(duì)電容器充電，否則不能保存存儲(chǔ)器。由于這個(gè)需要定時(shí)刷新的功能，它被稱為“動(dòng)態(tài)”刷新。
記憶。與SRAM相比，DRAM的優(yōu)勢(shì)在于結(jié)構(gòu)簡(jiǎn)單 - 每個(gè)數(shù)據(jù)位只需要一個(gè)電容器和一個(gè)晶體管進(jìn)行處理，而SRAM上只有六個(gè)晶體管。
因此，DRAM具有非常高的密度和每單位體積的高容量，因此成本低。但相反，DRAM還具有訪問(wèn)速度較慢和功耗較高的缺點(diǎn)。
與大多數(shù)隨機(jī)存取存儲(chǔ)器（RAM）一樣，它是易失性存儲(chǔ)器設(shè)備，因?yàn)镈RAM中的數(shù)據(jù)在電源關(guān)閉后立即消失。動(dòng)態(tài)存儲(chǔ)單元由MOS晶體管的柵極電容C和柵極控制管組成，并利用FET的柵極之間的分布電容來(lái)存儲(chǔ)信息以存儲(chǔ)電荷，即電容器端子的電壓。
表示“1”。和“0”。
數(shù)據(jù)作為電荷存儲(chǔ)在柵極電容上。電容器上的高電壓表示存儲(chǔ)數(shù)據(jù)1;電容器沒(méi)有存儲(chǔ)電荷，電壓為零，表示存儲(chǔ)了數(shù)據(jù)0。
由于泄漏，存儲(chǔ)在電容器中的信息不能長(zhǎng)時(shí)間保持。為防止信息丟失，必須定期對(duì)電容器充電。
此操作稱為“刷新”。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器每個(gè)存儲(chǔ)單元需要較少的FET。
通常，有4個(gè)管，3個(gè)管和單管DRAM。因此，它具有更高的集成度和更低的功耗，但缺點(diǎn)是節(jié)省。
DRAM中的信息 - MOSFET柵極分布電容中的信息將隨著電容器的泄漏而逐漸消失，一般信息存儲(chǔ)時(shí)間約為2ms。為了將信息保存在DRAM中，必須每1~2ms刷新一次。
因此，使用DRAM的計(jì)算機(jī)必須配備動(dòng)態(tài)刷新電路以防止信息丟失。 DRAM通常用作計(jì)算機(jī)中的主存儲(chǔ)器。
DRAM的存儲(chǔ)器單元從硅晶片蝕刻并位于由存儲(chǔ)器列（位線）和存儲(chǔ)器線（字線）組成的陣列中。當(dāng)位線和字線相交時(shí)，形成存儲(chǔ)單元的地址。
DRAM操作以向所選存儲(chǔ)器列（CAS）發(fā)送電荷以在存儲(chǔ)體上的每個(gè)位激活晶體管。寫入數(shù)據(jù)時(shí)，存儲(chǔ)器線將電容器保持在原位。
讀取數(shù)據(jù)時(shí)，電容器中的電荷電平由讀出放大器測(cè)量。如果充電水平大于50％，則讀取值1;否則讀取值0.計(jì)數(shù)器跟蹤刷新序列，該序列記錄訪問(wèn)了哪些行以及訪問(wèn)它們的順序。
完成所有工作所需的時(shí)間非常短，需要以納秒（十億分之一秒）計(jì)算。存儲(chǔ)器芯片被列為70納秒的事實(shí)意味著芯片總共需要70納秒來(lái)讀取單個(gè)存儲(chǔ)器單元并完成再充電。
如果沒(méi)有讀取和寫入信息作為支持的策略，則存儲(chǔ)單元本身就毫無(wú)價(jià)值。因此，存儲(chǔ)單元具有一整套基礎(chǔ)設(shè)施，包括其他類型的專用電路。
這些電路具有以下功能：1。區(qū)分存儲(chǔ)器行和存儲(chǔ)器列的地址（行地址和列地址）; 2.記錄刷新順序（計(jì)數(shù)器）; 3.從存儲(chǔ)器單元（讀出放大器）讀取和恢復(fù)數(shù)據(jù)4.告訴存儲(chǔ)器單元是否接受充電（寫保護(hù)）; 5.存儲(chǔ)器控制器必須執(zhí)行其他任務(wù)，包括識(shí)別存儲(chǔ)器的類型，速度和容量，以及錯(cuò)誤檢測(cè)等。
產(chǎn)品資料
行業(yè)信息
